摘要: 针对FPGA 布局过程与布线过程连接松散的问题,开发了一款改进的布局布线工具( IVPR) .在布局过程中考虑了逻辑模块的引脚方向,以建立更准确的延迟预测,并预测逻辑模块在布线阶段使用的引脚方向,从而选择合适的延时值,使得布局与布线的结合更有效.针对高扇出线网,在布局过程中加入了线网终端对齐,并在布线阶段优先采用长线连接.以岛式FPGA 芯片VS1000 为例进行实验,结果表明,与经典的布局布线工具VPR相比,IVPR 的电路延时降低了16.4%,布线资源利用率提高了1.9%.
中图分类号:
李明 李艳 陈亮 于芳 刘忠立. 岛式FPGA 芯片布局布线改进的实现[J]. 华南理工大学学报(自然科学版), 2012, 40(6): 16-21.
Li Ming Li Yan Chen Liang Yu Fang Liu Zhong-li. Implementation of Placement and Routing Improvement for Island-Style FPGA Chips[J]. Journal of South China University of Technology(Natural Science Edition), 2012, 40(6): 16-21.