低电压、低功耗CMOS基准电压源的设计

华南理工大学学报（自然科学版） ›› 2008, Vol. 36 ›› Issue (9): 128-131.

• 电子、通信与自动控制 • 上一篇下一篇

低电压、低功耗CMOS基准电压源的设计

蔡敏舒俊

华南理工大学电子与信息学院, 广东广州 510640

收稿日期:2007-09-19 修回日期:2008-01-07 出版日期:2008-09-25 发布日期:2008-09-25
通信作者: 蔡敏（1955-），男，教授，博士生导师，主要从事集成电路设计与系统集成研究． E-mail:admincai@scut．edu．cn.
作者简介:蔡敏（1955-），男，教授，博士生导师，主要从事集成电路设计与系统集成研究．

Design of CMOS Voltage Reference for Low Voltage and Low Power Consumption

Cai Min Shu Jun

School of Electronic and Information Engineering, South China University of Technology, Guangzhou 510640, Guangdong, China

Received:2007-09-19 Revised:2008-01-07 Online:2008-09-25 Published:2008-09-25
Contact: 蔡敏（1955-），男，教授，博士生导师，主要从事集成电路设计与系统集成研究． E-mail:admincai@scut．edu．cn.
About author:蔡敏（1955-），男，教授，博士生导师，主要从事集成电路设计与系统集成研究．

摘要/Abstract

摘要： 为了有效降低模拟集成电路的功耗，提高工艺兼容性，文中提出了一种全CMOS结构的低电压、低功耗基准电压源的设计方法．该方法基于工作在亚阈值区的MOS管，利用胛AT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比．仿真结果表明：在1．0V的电源电压下，输出基准电压为609mV，温度系数为46×10^-6／K，静态工作电流仅为1．23μA；在1．0～5．0V的电源电压变化范围内，电压灵敏度为130μV／V，低频电源电压抑制比为74．0dB．由于使用了无寄生双极型晶体管的全CMOS结构，该电路具有良好的CMOS工艺兼容性．

关键词: 基准电压源, 功耗, 电源电压抑制比, 亚阂值

Abstract:

In order to effectively decrease the power consumption of analog integrated circuits and improve the technology compatibility, a design method of low-voltage low-power consumption voltage reference with fully CMOS configuration is presented based on the MOS transistors in sub-threshold region. In this method, the negative feedback system constructed by the PTAT current source and the micropower operation amplifier is employed to improve the power-supply rejection ratio （PSRR）. Simulated results demonstrate that, with a power supply voltage of 1.0 V, the circuit exhibits an output voltage of 609mV, a temperature coefficient of 46 × 10^-6/K and a total power supply current of 1.23 μA, that when the supply voltage ranges from 1.0~ to 5.0V, the power supply is of a voltage sensitivity of 130 μV/V and a low-frequency PSRR of 74. 0 dB, and that the proposed circuit has good compatibility for CMOS technology due to the adopted full CMOS construction without parasitic bipolar junction transistors.

Key words: voltage reference, power consumption, power-supply rejection ratio, sub-threshold

蔡敏舒俊. 低电压、低功耗CMOS基准电压源的设计[J]. 华南理工大学学报（自然科学版）, 2008, 36(9): 128-131.

Cai Min Shu Jun. Design of CMOS Voltage Reference for Low Voltage and Low Power Consumption[J]. Journal of South China University of Technology (Natural Science Edition), 2008, 36(9): 128-131.

[1]	孙毅姜继海刘军龙 . 柱塞泵滑靴卡盘与球头的相对位置及摩擦功耗[J]. 华南理工大学学报（自然科学版）, 2011, 39(4): 82-87.
[2]	孙毅姜继海刘成强. 剩余压紧力条件下滑靴副的油膜特性及功耗[J]. 华南理工大学学报（自然科学版）, 2011, 39(1): 111-116.
[3]	魏建军. 快速锁定的低功耗电荷泵锁相环[J]. 华南理工大学学报（自然科学版）, 2009, 37(9): 71-76.

低电压、低功耗CMOS基准电压源的设计

Design of CMOS Voltage Reference for Low Voltage and Low Power Consumption

PDF

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 3

编辑推荐

Metrics

本文评价