摘要: 为提高定点乘法器速度,减少乘法器面积,基于 Radix- 16 冗余并行乘法器,将奇数倍部分积用冗余差分形式表示;将部分积的修正位与部分积进行压缩,减少了部分积数量;通过优化控制信号产生电路、Booth 解码电路和二进制转换电路的结构,进一步减少了乘法器延时和面积.TSMC 180nm 工艺下的 Design Complier 综合结果表明,改进后冗余乘法器的面积相对减少 8%,延时相对减少 11%.
中图分类号:
姚若河 徐新才. 基于冗余符号数的定点乘法器的设计[J]. 华南理工大学学报(自然科学版), 2014, 42(3): 27-34.
Yao Ruo- he Xu Xin- cai. Design of a Fixed- Point Multiplier Based on Redundant Signed Digit[J]. Journal of South China University of Technology (Natural Science Edition), 2014, 42(3): 27-34.