华南理工大学学报(自然科学版) ›› 2014, Vol. 42 ›› Issue (3): 27-34.doi: 10.3969/j.issn.1000-565X.2014.03.005

• 电子、通信与自动控制 • 上一篇    下一篇

基于冗余符号数的定点乘法器的设计

姚若河 徐新才   

  1. 华南理工大学 电子与信息学院,广东 广州 510640
  • 收稿日期:2013-08-30 修回日期:2013-11-26 出版日期:2014-03-25 发布日期:2014-02-19
  • 通信作者: 姚若河(1961-),男,教授,博士生导师,主要从事集成电路系统设计、半导体物理及器件研究. E-mail:phrhyao@scut.edu.cn
  • 作者简介:姚若河(1961-),男,教授,博士生导师,主要从事集成电路系统设计、半导体物理及器件研究.
  • 基金资助:

    国家自然科学基金资助项目(61274085)

Design of a Fixed- Point Multiplier Based on Redundant Signed Digit

Yao Ruo- he Xu Xin- cai   

  1. School of Electronic and Information Engineering,South China University of Technology,Guangzhou 510640,Guangdong,China
  • Received:2013-08-30 Revised:2013-11-26 Online:2014-03-25 Published:2014-02-19
  • Contact: 姚若河(1961-),男,教授,博士生导师,主要从事集成电路系统设计、半导体物理及器件研究. E-mail:phrhyao@scut.edu.cn
  • About author:姚若河(1961-),男,教授,博士生导师,主要从事集成电路系统设计、半导体物理及器件研究.
  • Supported by:

    国家自然科学基金资助项目(61274085)

摘要: 为提高定点乘法器速度,减少乘法器面积,基于 Radix- 16 冗余并行乘法器,将奇数倍部分积用冗余差分形式表示;将部分积的修正位与部分积进行压缩,减少了部分积数量;通过优化控制信号产生电路、Booth 解码电路和二进制转换电路的结构,进一步减少了乘法器延时和面积.TSMC 180nm 工艺下的 Design Complier 综合结果表明,改进后冗余乘法器的面积相对减少 8%,延时相对减少 11%.

关键词: 乘法器, 冗余, 逻辑设计, 解码, 计算方法

Abstract:

In order to improve the speed and reduce the area of fixed- point multipliers,odd multiple of partialproducts is represented with the redundant differential based on the Radix- 16 redundant parallel multiplier.Then,the correction words of partial products and the partial products are compressed to reduce the number of partialproducts.Through optimizing the structures of the control signal generator,the Booth decoder and the binary con-verter,the time delay and the area of the multiplier are further reduced.Finally,the modified multiplier is synthe-sized by Design Complier with the TSMC 180nm library,with an area decrement of 8% and a delay reduction of11% being obtained.

Key words: multiplier, redundancy, logic design, encoding, computational method

中图分类号: