华南理工大学学报(自然科学版) ›› 2007, Vol. 35 ›› Issue (6): 50-53,75.

• 物理学 • 上一篇    下一篇

基于MASH 2-1结构的小数分频锁相环的设计与实现

邓婉玲 郑学仁 刘伟俭   

  1. 华南理工大学 微电子研究所, 广东 广州 510640
  • 收稿日期:2006-04-04 出版日期:2007-06-25 发布日期:2007-06-25
  • 通信作者: 邓婉玲(1980-), 女, 博士生, 主要从事集成电路设计与验证研究. E-mail:dwanl@126. com
  • 作者简介:邓婉玲(1980-), 女, 博士生, 主要从事集成电路设计与验证研究.

Design and Implementation of Fractiona-lN PLL Based on MASH 2-1 Architecture

Deng Wan-ling  Zheng Xue-ren  Liu Wei-jian   

  1. Microe lectron ics Institute, South Ch ina Un iv. o f Tech. , Guang zhou 510640, Guangdong, Ch ina
  • Received:2006-04-04 Online:2007-06-25 Published:2007-06-25
  • Contact: 邓婉玲(1980-), 女, 博士生, 主要从事集成电路设计与验证研究. E-mail:dwanl@126. com
  • About author:邓婉玲(1980-), 女, 博士生, 主要从事集成电路设计与验证研究.

摘要: 设计并实现了一种3阶多级累加器级联架构MASH2-1的数字ΔΣ调制器. Matlab仿真结果显示该结构具有良好的噪声整型特性. 提出了一种基于MASH 2-1ΔΣ调制器的Ⅱ型4阶锁相环, 并给出了相应的Matlab仿真及频谱仪测试结果. 结果表明锁相环的稳定输出频率符合设计要求.

关键词: MASH, &Delta, &Sigma, 调制器, 小数分频, 锁相环

Abstract:

A digital ΔΣ modu latorw ith a three-order MASH (Mu lt-i Stage no ise SH aping) 2-1 arch itecture is designedand imp lemented, whose advantages in noise shap ing is then verif ied by the resu lts ofMa tlab simu lation.Then, a type-Ⅱfour-order phase-locked loop ( PLL) emp loy ing the ΔΣ modu lator based on MASH 2-1 is presented.According to the resu lts of the correspond ingM atlab simulation and the frequency spectrum measurement ,it is found that the stable output frequency of PLL meets the design requirement

Key words: Mult-i Stage noise SHaping, Δ&Sigma, modulator, fractiona-lN, phase-locked loop