华南理工大学学报(自然科学版) ›› 2010, Vol. 38 ›› Issue (10): 19-23.doi: 10.3969/j.issn.1000-565X.2010.10.004

• 电子、通信与自动控制 • 上一篇    下一篇

基于双层平面电路的功率合成放大器

严君美 褚庆昕 龚志   

  1. 华南理工大学 电子与信息学院, 广东 广州 510640
  • 收稿日期:2009-12-25 修回日期:2010-03-01 出版日期:2010-10-25 发布日期:2010-10-25
  • 通信作者: 严君美(1974-),男,博士,主要从事功率合成技术研究. E-mail:junmei.yan@mail.seut.edu.cn
  • 作者简介:严君美(1974-),男,博士,主要从事功率合成技术研究.
  • 基金资助:

    国家自然科学基金资助项目(60801033); 广东省自然科学基金资助项目(071180601)

Power-Combining Amplifier Based on Double-Layer Planar Circuit

Yan Jun-mei  Chu Qing-xin  Gong Zhi   

  1. School of Electronic and Information Engineering,South China University of Technology,Guangzhou 510640,Guangdong,China
  • Received:2009-12-25 Revised:2010-03-01 Online:2010-10-25 Published:2010-10-25
  • Contact: 严君美(1974-),男,博士,主要从事功率合成技术研究. E-mail:junmei.yan@mail.seut.edu.cn
  • About author:严君美(1974-),男,博士,主要从事功率合成技术研究.
  • Supported by:

    国家自然科学基金资助项目(60801033); 广东省自然科学基金资助项目(071180601)

摘要: 为了改善平面型功率合成放大器的性能,提出了一种基于双层平面电路的功率合成放大器设计方法.该放大器采用双层的平面功率分配/合成器结构以实现更高的集成度;为有足够的空间放置放大器芯片及其偏置元件,引入了直角微带转换头将放大器的位置引到电路的侧边;放大器的位置沿输入/输出轴向两边错开以提高散热性能.文中还设计、制作了一个包含4条支路的双层平面功率分配器和一个包含4个单元的双层平面功率合成放大器,并对其进行了测试,结果表明,该功率合成放大器在2.0~4.5GHz频带上的小信号增益为10~16 dB,在3 GHz时的饱和输出功率为25.9 dBm、功率合成效率为81%,说明这种设计方法是有效的.

关键词: 平行双线, 双层平面电路, 功率分配器, 功率合成器, 功率放大器

Abstract:

In order to improve the performances of planar power-combining amplifiers,a power-combining amplifier based on the double-layer planar circuit is designed,which employs a double-layer planar power divider/combiner to improve the integration degree,introduces a right-angle microstrip bend to place the amplifiers and their biasing elements on the sides of the input-output axis to make enough room,and locates the amplifiers on the two sides of the input-output axis for heat dissipation.Afterwards,a four-path power divider and a four-element power-combining amplifier are designed,fabricated and tested.The results show that the proposed power-combining amplifier is of a small-signal gain of 10~16 dB over a wide bandwidth of 2.0~4.5 GHz,a saturated output power of 25.9 dBm at 3 GHz and a power-combining efficiency of 81%.It is thus concluded that the proposed design method is feasible.

Key words: parallel double trip line, double-layer planar circuit, power divider, power combiner, power amplifier