同步数字集成电路设计中的时钟树分析

华南理工大学学报（自然科学版） ›› 2005, Vol. 33 ›› Issue (6): 5-8.

同步数字集成电路设计中的时钟树分析

殷瑞祥郭塔陈敏

华南理工大学电子与信息学院，广东广州 510640

收稿日期:2004-09-27 出版日期:2005-06-25 发布日期:2005-06-25
通信作者: 殷瑞祥(1960-)，男，博士，教授，主要从事信号与信息处理、大规模集成电路设计方面的研究 E-mail:etrxyin@ scut.edu.cn
作者简介:殷瑞祥(1960-)，男，博士，教授，主要从事信号与信息处理、大规模集成电路设计方面的研究

Clock Tree Analysis in Design of Synchronous Digital Integrated Circuit

Yin Rui-xiang Guo Rong Chen Min

College of Electronic and Information Engineering,South China Univ.of Tech.,Guangzhou 510640,Guangdong,China

Received:2004-09-27 Online:2005-06-25 Published:2005-06-25
Contact: 殷瑞祥(1960-)，男，博士，教授，主要从事信号与信息处理、大规模集成电路设计方面的研究 E-mail:etrxyin@ scut.edu.cn
About author:殷瑞祥(1960-)，男，博士，教授，主要从事信号与信息处理、大规模集成电路设计方面的研究

摘要/Abstract

摘要： 时钟树的设计是同步数字集成电路设计中的一个重要部分，对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义，提出了一种时钟树结构的设计方法，基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明，用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法．

关键词: 同步数字系统, 集成电路设计, 时钟树, 时钟偏移

Abstract:

In designing synchronous digital integrated circuits,the design of clock tree is an important component,which may greatly affect the performance and reliability of the system. In this paper. the constitution of the syn.chronous digital system and the definition of clock skew are introduced,and a designing method for clock tree is presented.Based on the proposed method,the automatic clock tree synthesis and the structure-specified clock tree
synthesis of 8051 chip are then perform ed using Astro.The results indicate that,compared with the results obtained by the automatic clock tree synthesis,better results can be obtained by the proposed method. Moreover,the solu-tion to the gate clock is presented.

Key words: synchronous digital system , integrated circuit design, clock tree, clock skew

殷瑞祥郭塔陈敏. 同步数字集成电路设计中的时钟树分析[J]. 华南理工大学学报（自然科学版）, 2005, 33(6): 5-8.

Yin Rui-xiang Guo Rong Chen Min. Clock Tree Analysis in Design of Synchronous Digital Integrated Circuit[J]. Journal of South China University of Technology (Natural Science Edition), 2005, 33(6): 5-8.