×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
Rss服务
Email Alert
Toggle navigation
首页
关于本刊
期刊简介
数据库收录
基本信息
期刊荣誉
编委阵容
征稿简则
期刊订阅
相关下载
联系我们
English
高抗电源噪声的低时钟抖动VCO设计
蔡敏 王冬春
Design of Low-Clock Jitter VCO with Strong Ability of Rejecting Power Supply Noise
Cai Min Wang Dong-chun
华南理工大学学报(自然科学版) . 2009, (
9
): 67 -70,81 .